Выберите категорию обращения:
Общие вопросы
Отчеты
Рейтинги
Мониторинговый отчёт
Диссертационные советы
Конкурсы
Ввод данных
Структура организаций
Аспирантура
Научное оборудование
Импорт педагогической нагрузки
Журналы и импакт-факторы
Тема обращения:
Описание проблемы:
Введите почтовый адрес:
ИСТИНА
Войти в систему
Регистрация
ИПМех РАН
Главная
Поиск
Статистика
О проекте
Помощь
Physical design automation system and process for designing integrated circuit chips using highly parallel sieve optimization with multiple "jiggles".
патент
Авторы:
Kudryavtsev V.B.
,
Scepanovic R.
,
Andreev A.E.
,
Aleshin S.V.
,
Podkolzin A.S.
Номер:
US 5,909,376
Дата публикации патента:
1 июня 1999 г.
Реферат (описание изобретения):
Соавторы - Koford J.S., Roseboom E.M.
Добавил в систему:
Кудрявцев Валерий Борисович