|
ИСТИНА |
Войти в систему Регистрация |
ИПМех РАН |
||
Разработка математической модели возникновения ошибок и проектирование помехоустойчивого кодека для микросхем многослойной флеш-памяти NANDНИР
Development of a mathematical model of the occurrence of errors and design of a noise-resistant codec for multi-layer NAND flash memory microcircuits
- Руководитель НИР: Гасанов Э.Э.
- Участники НИР: Алисейчик П.А., Калачев Г.В., Кудрявцев В.Б., Пантелеев П.А., Соколов А.П., Шуткин Ю.С.
- Подразделение: Кафедра математической теории интеллектуальных систем
- Срок исполнения: 1 мая 2018 г. - 31 октября 2018 г.
- Номер договора (контракта, соглашения): 12934
- Тип: Прикладная
- Приоритетное направление научных исследований: Дискретная математика, математическая кибернетика и искусственный интеллект
- ПН России: Информационно-телекоммуникационные системы
- Направление технологического прорыва России: Стратегические информационные технологии
- Критическая технология России: Технологии информационных, управляющих, навигационных систем
-
Рубрики ГРНТИ:
- 27.47.15 Математическая теория управляющих систем
- 28.25.15 Анализ и синтез конечных автоматов
- 47.63.29 Системы и устройства отображения информации коллективного пользования
-
Ключевые слова:
помехоустойчивые кодеки, модель возникновения ошибок, микросхемы многослойной флеш-памяти
noise-tolerant codecs, error generation model, multilayer flash memory chips -
Описание:
Целью научно-исследовательской работы является исследование особенностей микросхем многослойной флеш-памяти NAND нового поколения с многобитовыми двух- (MLC), трех- (TLC) и четырехуровневыми (QLC) ячейками памяти (далее – «флеш-память»), построение математической модели возникновения ошибок в модулях флэш-памяти (далее – «математическая модель»), практическое применение полученной модели для разработки эффективных и производительных помехоустойчивых кодеков LDPC, создание программной платформы для синтеза помехоустойчивых кодеков LDPC с заданными характеристиками, разработка кодека LDPC для флеш-памяти.
-
Abstract:
The purpose of the research work is to study the features of multi-layer NAND flash memory chips of a new generation with multi-bit two (MLC), three (TLC) and four-level (QLC) memory cells (hereinafter referred to as “flash memory”), the construction of a mathematical model of errors in flash memory modules (hereinafter referred to as the “mathematical model”), the practical application of the obtained model for the development of effective and efficient noise-tolerant LDPC codecs, the creation of a software platform for the synthesis of noise-resistant LDPC codecs with Characteristics, development of LDPC codec for flash memory.
-
Планируемые результаты:
1. Разработка математической и программной части стенда для получения экспериментальных данных о характеристиках микросхем флеш-памяти. 2. Разработка параметризованной математической модели ошибок флеш-памяти с учетом различных условий использования (времени непрерывной работы, числа циклов записи/стирания, рабочей температуры и др.). 3. Определение параметров помехоустойчивых кодеков для флеш-памяти. 4. Разработка программного комплекса для создания высокопроизводительных помехоустойчивых кодеков на основе LDPC кодов.
-
Научный задел:
Богатый опыт создания аппаратных и программных помехоустойчивых кодеков.
-
Основные результаты:
1. Разработка математической и программной части стенда для получения экспериментальных данных о характеристиках микросхем флеш-памяти. 2. Разработка параметризованной математической модели ошибок флеш-памяти с учетом различных условий использования (времени непрерывной работы, числа циклов записи/стирания, рабочей температуры и др.). 3. Определение параметров помехоустойчивых кодеков для флеш-памяти. 4. Разработка программного комплекса для создания высокопроизводительных помехоустойчивых кодеков на основе LDPC кодов.
- Добавил в систему: Гасанов Эльяр Эльдарович
Источник финансирования НИР
| Хоздоговор, АО "Крафтвэй корпорейшн ПЛС" |
Этапы НИР
| # | Сроки | Название |
| 1 | 1 мая 2018 г.-15 июля 2018 г. | Разработка математической модели возникновения ошибок |
| Результаты этапа: 1) Написан документ, описывающий особенности многослойной флеш-памяти NAND нового поколения (MLC, TLC, QLC). 2) Создана прошивка для съема «сырых» данных непосредственно с микросхемы флеш-памяти MLC- и TLC-типа. 3) Разработаны сценарии тестирования, скрипты и тестовое ПО стенда получения и обработки экспериментальных данных. 4) Разарботана математическая модель ошибок флеш-памяти MLC- и TLC типа. 5) Собраны статистические и “сырые” данные для построения модели. | ||
| 2 | 16 июля 2018 г.-31 октября 2018 г. | Проектирование помехоустойчивого кодека для микросхем многослойной флеш-памяти NAND |
| Результаты этапа: 1) Написан документ, описывающий параметры помехоустойчивых кодов для обеспечения необходимой исправляющей способности. 2) Представлены исходные коды на С++ программных модулей симулятора помехоустойчивых кодов. 3) Представлен документ с описанием проведенных тестов программных модулей симулятора помехоустойчивых кодов и полученных результатов. 4) Создана матрица LDPC кода для предоставленной Заказчиком микросхемы флеш-памяти типа TLC. 5) Разработан набор программных тестов, демонстрирующих соответствие характеристик разработанного кода требованиям технического задания. | ||
Прикрепленные к НИР результаты
Для прикрепления результата сначала выберете тип результата (статьи, книги, ...). После чего введите несколько символов в поле поиска прикрепляемого результата, затем выберете один из предложенных и нажмите кнопку "Добавить".