![]() |
ИСТИНА |
Войти в систему Регистрация |
ИПМех РАН |
||
Целью научно-исследовательской работы является разработка математической модели и базового алгоритма, реализующего высокоскоростное специальное преобразование информации в соответствии с ГОСТ Р 34.12-2015 (Кузнечик) для создания отечественных высокоскоростных сетевых адаптеров и аппаратных платформ устройств безопасности сети и удалённых подключений с пропускной способностью до 20 Гбит/сек.
The purpose of the research work is to develop a mathematical model and a basic algorithm that implements high-speed special information transformation in accordance with GOST R 34.12-2015 (Grasshopper) to create domestic high-speed network adapters and hardware platforms for network security devices and remote connections with a bandwidth of up to 20 Gbit / sec.
1. Разработка архитектуры и математической модели блока высокоскоростного специального преобразования ГОСТ Р 34.12-2015 («Кузнечик»), интегрируемого в маршрутизируемый протокол безопасного соединения. 2. Разработка макета на ПЛИС базового алгоритма (блока) высокоскоростного специального преобразования «Кузнечик» на языке описания аппаратных средств для проверки скоростных характеристик разработанного блока. 3. Подготовка отчетной документации.
Разработаны некоторые аппаратные блоки специальных преобразований.
1. Разработка архитектуры и математической модели блока высокоскоростного специального преобразования ГОСТ Р 34.12-2015 («Кузнечик»), интегрируемого в маршрутизируемый протокол безопасного соединения. 2. Разработка макета на ПЛИС базового алгоритма (блока) высокоскоростного специального преобразования «Кузнечик» на языке описания аппаратных средств для проверки скоростных характеристик разработанного блока. 3. Подготовка отчетной документации.
Хоздоговор, средства организации предпринимательского сектора (609) |
# | Сроки | Название |
1 | 1 марта 2021 г.-31 мая 2021 г. | Разработка математической модели блока специального преобразования |
Результаты этапа: 1. Разработана архитектура блока специального преобразования. 2. Разработана математическая модель блока специального преобразования. 3. Подготовлена документация на математическую модель. | ||
2 | 1 июня 2021 г.-31 августа 2021 г. | Разработка аппаратного блока специального преобразования |
Результаты этапа: 1. Описание интерфейса аппаратного блока. 2. Описание уточненной архитектуры блока специального преобразования. 3. Исходный код аппаратного блока специального преобразования на языке Verilog с учетом требований пункта 6.2. 4. Научно-технический отчет по Этапу 2 НИР. | ||
3 | 1 сентября 2021 г.-30 ноября 2021 г. | Имитационное моделирование (отладка) работы блока на платформе FPGA |
Результаты этапа: 1. Описание методики и результатов оценки теоретически достижимой частоты работы и производительности блока при реализации в виде микросхемы (ASIC). 2. Описание результатов имитационного моделирования. 3. Научно-технический отчет по Этапу 3 НИР. | ||
4 | 1 декабря 2021 г.-31 января 2022 г. | Оформление блока специального преобразования в виде IP-блока |
Результаты этапа: 1. Исходный код аппаратного IP-блока специального преобразования на языке Verilog с учетом требований разделов 4 и 6. 2. Документация на IP-блок специального преобразования. 3. Научно-технический отчет по НИР. |
Для прикрепления результата сначала выберете тип результата (статьи, книги, ...). После чего введите несколько символов в поле поиска прикрепляемого результата, затем выберете один из предложенных и нажмите кнопку "Добавить".